[参考译文] SN74AXC4T774：传播延迟

admin

Guru**** 2386620 points

Other Parts Discussed in Thread: SN74AXC4T774, TMUX1134

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/861487/sn74axc4t774-propagation-delay

器件型号：SN74AXC4T774
主题中讨论的其他器件： TMUX1134

您好！

我们设计了一个采用 SN74AXC4T774的 PCB、用于将 SPI4信号从/转换为3V3 (=VCCB)到/从1V2 (=VCCA)域。

根据 SN74AXC4T774数据表、我们预计 MISO 信号的延迟不会超过12ns、SCLK/CSN/MOSI 信号的延迟不会超过7ns。

但通过使用示波器、我们可以通过 SN74AXC4T774器件观察高达15ns 的传播延迟。

换句话说、当涉及到采样 MISO 时、与 SCLK 的下降沿相比、3V3域中的 MISO 具有高达30ns 的延迟。这与我们要求的12MHz SPI 频率不兼容。

那么，您能否通过 SN74AXC4T774确认传播延迟，它应该在12MHz 下与 SPI 配合使用？最重要的是，您能否提供有关如何减少此传播延迟的指导？

谢谢、

Julie

5 年多前

0 admin 5 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Julie、

由于节假日，我们的答复被推迟。我们将于周一返回帮助您。

同时、您能否提供完整的电路原理图？您还能提供延迟信号的示波器截图吗？

谢谢！

卡兰

0 admin 5 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

数据表中的值是在负载为15pF 时测得的。您是否有较长的布线、电缆或连接器？

0 admin 5 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Karan 和 Clemens、大家好、

感谢您的快速回复。

下面是原理图摘录。

SPI 主器件连接到3V3处的绿色信号。它是配置为在 SPI 模式3中在 SCLK 上输出12MHz 的 Raspberry PI 3 B+。

SPI 从器件连接到 1V2处的_DB 红色信号(VDDIO = 1V2)(I2CS_DB 被永久地连接至低电平在 TMUX 内选择_SPI_DB)。它连接到受测的自制 SPI 从器件。

布线长度非常短、根本没有电缆。

为了更轻松地描述 SN74部件传播延迟的特征，我们替换了：

在 SCLK 上以 GBF @ 12MHz 的频率运行 RPI、并在不连接自制器件的情况下监控 SCLK_DB
由 Miso_DB 上的 GBF 制作的原型器件、并监控 MISO、而不连接 Rpi

我将尽快附加延迟信号的示波器截图。

Julie

0 admin 5 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Karan 和 Clemens、大家好、

在研究是否可以向 SN74AXC4T774器件的输出端添加任何电容时、我们最终发现 TMUX1134向 SCLK 和 MISO 路径添加了电容、如其数据表中所述。移除 TMUX1134降低了路径负载、然后我们可以通过 SN74AXC4T774器件大幅降低传播延迟！现在、我们回到了数据表时序范围内。

非常感谢！

Julie

逻辑（参考译文帖）

逻辑（参考译文帖）(Read Only)

[参考译文] SN74AXC4T774：传播延迟