This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/855565/sn74lv74a-how-to-set-tdelay-for-clr
大家好、
我认为、当启动时 PRE = CLR = H 时、SN74LV74A 将进入不稳定状态。 为避免这种情况、我想在 CLR 引脚处添加一些延迟电路。
－我的理解是否正确？
- CLR 处的延迟建议值是多少？
此致、
Kotaro Yamashita
如果触发器未初始化、则输出状态稳定但未知；请参阅 [常见问题解答]锁存器件的默认输出是什么？ (触发器、锁存器、寄存器)
您可以使用延迟电路在一段时间后将 CLR 上拉为高电平。 Δv、您必须注意不要超过 Δt μ V/μ s 规格；如果您使用 RC 延迟、则可能需要添加具有施密特触发输入的缓冲器。
您好！
正如 Clemens 提到的、输出未知、不是不稳定的。
这是一个有关触发器的逻辑分钟视频、它在 CLR 引脚上有一个示例电路、您可以看到类似的形式。 我还可以建议使用 SN74HCS74吗？ 此器件具有施密特触发输入、因此您无需使用此外部缓冲器、但只需使用 RC 无源组件即可解决此问题。
https://training.ti.com/convert-momentary-switch-toggle-switch?context=1134826-1139263-1136772
谢谢！
卡兰
感谢你的帮助。 对于 CLR 的 PRE (或 VCC)是否有任何特定的时序建议？
Kotaro、您好！
很抱歉耽误你的回答。 有关 PRE 和 CLR 的建议、并在视频中提及。 您可以直接将 PRE 连接到 Vcc、而另一个则通常希望使用施密特触发缓冲器以延迟驱动 CLR、以避免输入端出现慢速信号。 这就是为什么我推荐 HCS 系列器件的原因、因为它在输入端内置了施密特触发缓冲器。
