This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/852383/sn74lvc1g125-looking-for-an-alternative-which-outputs-low-when-oe-is-high
大家好、
如标题所示、我正在寻找一种引脚对引脚替代方案、当 OE 为高电平时输出低电平而不是高阻态。
谢谢！
罗伊
您好、Roy、
我们没有任何在 OE 为高电平时输出低电平的引脚对引脚器件。 但是、您能否在输出端放置一个弱下拉电阻器？ 那么、当器件变为高阻态时、输出为低电平？
卡兰
您好！
不确定在哪里未显示清洁剂的答案、但对于非引脚对引脚解决方案：
您的目标是具有一个反相输入的与门。 这可以通过 SN74LVC1G58或 SN74LVC1G97来实现。
