• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 122 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV165A：如果 SER 未下拉、它是否会影响输出数据？

admin
Guru**** 2387080 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/851456/sn74lv165a-if-ser-is-not-pull-down-will-it-influence-output-data

器件型号：SN74LV165A

如果 SER 未下拉、它是否会影响输出数据？

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    数据表显示：

    当 SH/LD 保持低电平时、寄存器的并行输入被启用、这与 CLK、CLK INH 或 SER 的电平无关。

    因此、SER 是低还是高无关紧要。 但是、SER 需要具有有效的逻辑电平；请参阅第6.3节的脚注(1)：

    器件的所有未使用输入必须保持在 VCC 或 GND 上、以确保器件正常运行。 请参阅 慢速或浮点 CMOS 输入的影响 应用报告。