• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 151 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC595：什么#39移位寄存器和存储寄存器？

admin
Guru**** 2394305 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/846463/sn74hc595-what-s-shift-registers-and-storage-registers

器件型号：SN74HC595

您好！

在数据表中、我们有移位寄存器和存储寄存器

我是否在下面正确理解了它？

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是；数据表显示：

    SNx4HC595器件包含对8位 D 类存储寄存器进行馈送的8位串行输入/并行输出移位寄存器。

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Clemens、

    谢谢。

    我想知道为什么 QA 到 QH 的输出状态都是在一个时钟周期后确定的、如下所示：

    在我看来、QA 将在第一个时钟之后确定、QB 将在第二个时钟之前确定、依此类推。

    在第一个时钟之后、第一个移位寄存器将与 SER 相同、第二个移位寄存器将与第一个时钟相同(我想在加电时该寄存器尚不确定)。

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    将 SRCLR 下拉为低电平会强制移位寄存器的所有八个位为零。 然后、RCLK 脉冲将这8个位复制到存储寄存器。