This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0108:通道上观察到明显噪声

Guru**** 2611705 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/846125/txb0108-significant-noise-observed-on-channels

器件型号:TXB0108

尊敬的 TI 社区:

我们正在使用 ADC 芯片测试设置、该设置使用 TXDB0108将连接到 Kintex7 FPGA 的1.8V 数据线路升高到2.5V。

该引脚排列如下:

 VCCA 为1.8V、而 VCCB 在2.5V 电源轨上。电平转换器两侧的每条数据线路上都有串联电阻(值为10欧姆)。

受测的 ADC 芯片的采样率为2.5MSPS。 OE 通过10k Ω 电阻上拉至 VCCA。 我们在两个电源上都有0.1uF 旁路电容器。 我们当前面临的问题是、只要 ADC 开始转换并且线路上的数据可用、我们就会观察到耦合到电源的高频噪声。  当电平转换器的通道上没有数据时、我们不会看到该噪声。 为了确认该噪声是来自 ADC 还是来自电平转换器、我们断开了 ADC 的芯片板并向其中一个通道提供了方波。 信号的频率为2.5MHz、我们在数据线路和电源上观察到了相同的噪声模式。

在此图像中、通道1是电平转换器通道 B 侧的2.5MHz 信号、通道2是电平转换器的 VCCA、电压为1.8V。 我们将观察信号中的振荡。  

 下图的通道1显示了电平转换器通道的 A 侧、该通道是从源提供的2.5MHz 信号、而通道2显示了电平转换器的 VCCB、即2.5V。 两个电源上都出现噪音。

您可以看到、耦合到直流电源的信号上会出现明显的噪声。  

现在、我们之前在电平 转换器附近安装了0.1uF 旁路电容器以确保正常运行、但在观察到这种噪声后、除了0.1uF 电容器外、我们还焊接了10nF 电容器。 令我们失望的是,没有任何改善。  

我们需要您的帮助来消除此噪声、因为这会降低 ADC 芯片的 SNR。 如果您需要更多信息、请告知我们。 希望能提供紧急帮助。

马文·M.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TXB 使用边缘加速器。 很明显、信号线路上的 Ege 会导致振铃、该振铃足够大、足以被检测为相反方向的边沿的开始、从而触发 TXB 以相反的方向驱动。

    信号线路上是否有长迹线、连接器、电缆或其他任何可能导致容性负载的元件?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Justin、

    我们可以获得您的电路原理图吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们在 ADC 芯片的评估板上提供引脚接头作为连接器、并使用带状电缆将其连接到 KC705的 FMC 分线板 XM105。 带状电缆长度为5英寸。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    数据表的第8.3.3节指出:

    TI 建议在 PCB 布线长度较短的情况下谨慎进行 PCB 布局、以避免电容负载过大并确保发生正常触发。

    显然、电缆已将总容性负载增加到70pF 以上。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们在断开电缆连接后拍摄了这些照片。 在不发生这种情况下、芯片需要多短的 PCB 迹线才能正常工作?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您需要其他信息、请告诉我?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    数据表显示:

    PCB 信号布线长度应保持足够短、以便任何反射的往返延迟小于一次性持续时间。

    不带端接的开路连接器也会导致反射。

    实际电路的情况是否更好?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Justin、

    我看不到原理图有什么问题。 这些问题通常是由 Clemens 所指出的器件 I/O 上的重负载引起的。 我能否再获得两个示波器截图、其中显示端口 A 和 B 端口 I/O、其中一个示波器截图连接带状电缆、另一个示波器截图没有示波器。