请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN74LVC1T45 您好!
我的应用有一 种情况:VCCA 和 VBUS 上电、一个端口连接到 MCU、但 B 端口可能会在某些应用中浮动、但我发现当 B 端口浮动时 A 端口将为低电平、这是否正常? 为什么? 您有什么办法可以避免它吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我的应用有一 种情况:VCCA 和 VBUS 上电、一个端口连接到 MCU、但 B 端口可能会在某些应用中浮动、但我发现当 B 端口浮动时 A 端口将为低电平、这是否正常? 为什么? 您有什么办法可以避免它吗?
CMOS 输入绝不能悬空;请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件?
为了确保 B 输入始终具有有效的逻辑电平、添加一个弱上拉或下拉电阻器。
(不需要 R43。)