This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1T157:更改选择引脚高电平或低电平时对输出引脚的影响 SN74AUP1T157

Guru**** 2382390 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/845364/sn74aup1t157-effect-on-output-pin-when-changing-select-pin-high-or-low-sn74aup1t157

器件型号:SN74AUP1T157

您好!

当 apin 和 Bpin 相等时、当 CPIN 从高电平切换到低电平或从低电平切换到高电平时、Ypin 上是否会出现毛刺脉冲?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    由于输出状态将保持不变、因此输出端不应出现任何毛刺脉冲。