This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD74HC4514:锁存使能和输出使能

Guru**** 2610895 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/844428/cd74hc4514-latch-enable-and-output-enable

器件型号:CD74HC4514

尊敬的 TI:

我想了解基于命名 LE\的锁存启用函数。 LE\为低电平有效信号使能。 但在"解码真值"表中、该表是通过 LE\= 1派生的。 当 LE\为逻辑低电平时、解码器输出是什么?

我计划根据功能为所有信号线路添加上拉或下拉。 我是否应该为锁存使能线路添加上拉或下拉电阻? (根据假设-下拉、如果我错了、请纠正我)

我已添加针对输出使能线路的上拉电阻。

另请确认以下顺序。

步骤0。 默认模式:E\= 1;LE\禁用(0);数据(A、B、C、D)= X (无关);

步骤1. 设置数据(A、B、C、D)=任意值示例0000;

步骤2. 从逻辑高电平(1)将 E\设置为逻辑低电平(0);

步骤3. LE\被启用20ms 脉冲(逻辑高电平)。

步骤4. 选择之后、通过将 E\设置为逻辑高电平来禁用解码器以禁用解码器输出。

请提供您对此的想法。

谢谢、

Siva

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 LE 为高电平时、解码器使用四个 Ax 输入的当前状态。
    LE 为低电平时、解码器使用先前 LE 为高电平时四个 Ax 输入所具有的状态。

    是否使用上拉或下拉取决于在信号不由另一个器件驱动时需要具有的值。

    应在 LE 之后启用 E、以确保在输出中只能看到新值。