This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54HC595:54HC595 8位移位寄存器

Guru**** 1810550 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1171035/sn54hc595-54hc595-8-bit-shift-register

器件型号:SN54HC595

我计划将多个移位寄存器链接在一起以获得更多状态。P/N #54HC595 (8位移位寄存器)的数据表具有 QH 输出和 QH 输出。 QH'输出大约是 QH 信号后半个时钟周期。 为了将54HC595移位寄存器中的两个连接在一起、我认为应该将 QH 信号发送到下一移位寄存器的"SER"引脚。 您能不能告诉我对合并两个54HC595移位寄存器的理解是否正确。 感谢 Bob Wagner。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob:

    您将从第一个移位寄存器向第二个移位寄存器的 SER IN 发送 QH'。  

    您可以参考 HCS595数据表 中的此图:https://www.ti.com/lit/gpn/sn74hcs595

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Albert、感谢您的回答。 我想我对54HC595的答案感到惊讶。  因此,您基本上说我应该将延迟信号 QH’发送到下一个移位寄存器,以获得16位的存储空间。

    如果可以的话、我想比较一下获得16位存储器的类似需求、但是要比较另一个没有半帧延迟的芯片、即54HC166 (8位并行负载移位寄存器)。 该芯片没有延迟输出、而是 QH、类似于54HC595的 QH。 因此、在本例中、我认为要创建一个16位寄存器、我们会将 QH 发送到下一移位寄存器的 SER 中。 因此、如果这对于54HC166来说是正确的、那么为什么在原始情况下发送延迟。 现在您可以看到我的困惑。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob:

    Q_H'信号实际上在 Q_H 信号之前--这是逻辑图:

    突出显示的 FFs 组成了内部移位寄存器、其中 Q_H'直接来自第8个内部寄存器。 Q_H 来自输出寄存器、该寄存器将等待 RCLK 触发、然后再匹配 Q_H'。 这样、您就可以通过多个移位寄存器移动数据、而无需更改输出、直到发出 RCLK 脉冲。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于'595和'166、输出级联信号的引脚连接到移位寄存器的最后一个触发器。 在'595中、该引脚具有不同的名称、因为其他引脚未连接到移位寄存器、而是连接到输出寄存器。 引脚名称不同、但功能相同。

    '166:

    '595: