This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC595:如何级联两个 SN74HC595?

Guru**** 1785650 points
Other Parts Discussed in Thread: SN74HC595
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/814404/sn74hc595-how-to-cascade-two-sn74hc595

器件型号:SN74HC595

您好!  

是否有示例展示如何级联两个 SN74HC595? 我的客户无法使其正常工作。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yue:

    下面是一张帮助设置的快速图:

    QH'输出是级联这些器件所必需的串行输出。 该输出需要连接到以下 HC595器件的 SER 引脚、以允许串行数据流过每个附加器件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的回复。 通过与客户核实、他们的连接与您的图片完全相同。 此外、它们还将/OE 置为低电平、将 /SRCLR 置为高电平。  主要问题是存在位错误:  

    它们的输入       :11010101 01010101  

    但输出为 :10101010 01010101  [1th 595: 01010101,2th 595: 10101010]

    第一个595输出正常。 但第2个595似乎发生了右移。

    逻辑分析仪的捕获如下所示,如果有问题,请提出建议。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex:

    我在那里看到信号上的噪声(~2Vpk-pk)_lot、这很可能是问题的原因。

    您能否提供我们可以查看的原理图和布局?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Emrys、

    (1)我要求 客户提供 sch 和 PCB、但尚未得到他们的回复。

    (2)测试方法产生的噪声是否可能? 下面是另一个捕获。 基本来说,没有明显的噪声,但仍然漏掉了一点。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yue:

    测试中的错误可能会导致测量不正确、因此测试设置很干净、所有组件都具有稳定的连接非常重要。 至于示波器屏幕截图、您能否对信号进行标注、以便我了解我要查看的内容、还可以分离信号、以便更容易看到。  

    我建议提供前595个探测 SRCLK、RCLK、SER 和 QH'引脚的示波器截图。 可以针对第二个595测量相同的引脚、但可以探测 QA 引脚、而不是 QH'。 确保在输入数据之前清除两个移位寄存器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的所有回复。 我将关闭此主题。 我的客户删除了此功能。