This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/811329/cd74hc238-esd-rating-for-cd74hc238m96
您好-主题行中器件型号的 ESD 额定值是多少？ 谢谢你。
尊敬的 J Buck：
HBM - 500V
MM - 200V
但是、该器件的性能可能高于测试的 ESD 额定值。
该器件是否在输入上进行过任何上拉或下拉测试？ 我正在尝试在板级测量此部件的 ESD 敏感度、并有一个上拉至 VCC 以帮助解决 ESD 问题。
我无法评论测试设置、这可能是在25-30年前完成的。
我可以说、这些器件是根据标准 JEDEC 规范进行测试的。
嗯...这些器件是否具有最大输入上升/下降时间限制？ 我看不到一个已发布的文件。 我能够增加 I/O 引脚上的串联电阻、但我不想以可能导致不稳定的方式缩短上升/下降时间。
Josh
Josh、
第3页上的运行条件提到了最大输入上升和下降时间、具体取决于运行的电压电平。
请超过该范围。
请参阅以下应用手册：
