This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/811082/sn54ls74a-what-to-do-with-unused-input-output-pins-of-the-sn54ls74-d-flip-flop-chip
论坛中有一个关于 SN74HC74 IC 的类似问题。 但它基于 CMOS 逻辑。 SN54LS74基于双极性逻辑。 那么、是否需要相同类型的终端、或者是否需要额外的上拉下拉电阻器来限制流向 IC 的电流？
此致
Nikunj Gupta
开路双极输入被读作高电平、但它在开关阈值附近浮动、因此很容易受到噪声的影响。 因此、双极输入应连接高电平或低电平(高电平使用更低的功率)。
对于 TTL 系列器件、建议使用上拉电阻器来保护输入免受电源波动的影响。 但对于 LS 系列器件、这不再是必需的。
将未使用的输入直接连接到 VCC。
你(们)好
谢谢克莱明。 如何处理预设、清零和输出引脚？ 我认为输出引脚可以保持连接、而预设和清零需要被赋予高电平或低电平(预设和清零不同以避免竞争条件)。
未使用的输出应保持开路(未连接)。
对于使用的触发器、必须将 PRE 和 CLR 设置为应用所需的任何值。 对于未使用的触发器、PRE 和 CLR 都可能处于高电平(这是无害的)。
谢谢 Clemens。
一个附加说明。 如果设计的是高可靠性/容错设计、尤其是在空间方面。
输入通常通过弱上拉或下拉电阻偏置为高电平或低电平。 这有助于防止故障可能传播到电源。 即、如果器件内部发生短路、则外部电阻器会限制电流。 这种情况极不可能发生，但仍被视为最佳做法。
如果您使用 FK 封装、未使用的 NC 引脚可接地、因为它们实际上未连接到裸片。 航天设计通常要求不使用任何浮金属来收集电荷。
此致、
涉水
感谢 Clemens 和 Wade 为您提供的所有帮助。 非常感谢。
Nikunj
