This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/822261/sn74lvt244b-about-tolerance-of-input-voltage-in-datasheet
大家好、
请帮助我回答客户的以下问题、非常感谢。
我想知道输入电压、过冲和下冲的容差、 例如、允许在20ns - 2V 以下
此致、 Tom Liu
只要流经钳位二极管的电流被限制在50mA 以下、就允许低于−0.5V 的负电压。
在任何实际的时间长度内、都不允许高于7V 的正电压。 对于不同的逻辑系列，AHC/AHCT 设计人员指南(SCLA013)描述了以下后果：
必须避免输入电压大于7V、以免损坏输入级的栅极氧化物。 这种损坏不一定是永久性的、但会对电路的预期寿命产生不利影响。 AHC 器件的栅极氧化层 Å 仅200 μ m。 7V 的输入电压对应于栅极氧化层上350kV/cm 的场强。 虽然只在输入电压高于10V 时才会发生氧化物击穿、但电子以大于350kV/cm 的场强越来越多地进入栅极氧化物、从而影响晶体管的特性并导致故障。
