This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHC595:用于对数据进行采样的 CLK 的精确电压

Guru**** 2382630 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/754925/sn74ahc595-the-exact-voltage-of-clk-to-sample-the-data

器件型号:SN74AHC595

大家好、

因为 SRCLK 和 RCLK 是由边沿触发的正极。

它是否在50%的边沿触发? 客户希望了解用于对数据进行采样的时钟的确切电压。

您是否有用于对数据进行采样的 CLK 电压?

Lacey

非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Lacey:
    与所有标准 CMOS 器件一样、如果器件运行正常、实际的精确转换电压也无关紧要。 不正确的操作可能会导致器件损坏、TI 不建议这么做。

    在 Δt 的 Δv 条件下、输入的转换时间必须小于 Δ V/Δ t 规格。 如果输入小于该值或输入未达到数据表中给出的 VIH/VIL 值、则会导致电流过大、振荡和器件损坏。

    正是由于这些原因、未提供标准 CMOS 器件的输入阈值电压。 输入通常在1/2*Vcc 时切换--但由于上述问题,这并不是真正可测试的。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Emrys:

    那么、您是说输出变化不是由 SRCLK 采样、而是由输入的上升沿导致的?

    如果输入信号的上升沿和电压能够满足规格要求、则输出将从低电平变为高电平、对吧?

    然后 SRCLK 和 RCLK 的功能是什么? 我们为什么需要遵循数据表中所述的时序?

    在客户的应用中、他们测试 CLK 的上升沿是否有一些毛刺脉冲、因此他们想知道这是否会导致问题?

    是否对 CLK 的上升时间有任何要求、SRCLK 和 RCLK 的实际函数是什么?

    Lacey

    非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Lacey:
    感谢您发布示波器照片-这极大地解决了问题。

    由于它们没有在顶端看到振铃(过冲)、并且上升时间非常快、这对我来说似乎是测量方面的一个问题。 在探测电路板时、常见的非单调行为是这样的、尤其是当探头的接地未连接到被测器件附近时。

    工作信号可能不会表现出这种行为。