This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G74:SN74LVC1G74应用问题检查

Guru**** 2380860 points
Other Parts Discussed in Thread: SN74LVC1G74
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/752881/sn74lvc1g74-sn74lvc1g74-application-questions-check

器件型号:SN74LVC1G74

大家好、

我的客户正在使用我们的 SN74LVC1G74、现在他们有两个问题需要了解、您可以在这方面提供帮助吗、谢谢!

客户想知道 PRE、CLR 和 CLK 何时都处于高电平(这些引脚上继续保持高电压)、那么 SN74LVC1G74的工作状态应该是什么? 或者 Q 和/Q 应该是什么? SN74LVC1G74是否会在未定状态下工作?

第二个问题:在我们的数据表中、"输入转换上升或下降速率"具有最大值、如下所示:

那么、问题是、如果输入转换上升或下降速率无法满足上述特定(非常慢的下降速率)、那么会发生什么情况?

此致、

Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    它取决于当 clk 变为高电平时 D 电平的大小。

    有关第二个问题、请参阅此应用手册:

    www.ti.com/.../scba004d.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Dylan、

    感谢您的支持! 我现在非常清楚第二个问题。

    对于第一个问题、正如我在下面所示、当/pre、/CLR、CLK 为 HHL 时、您可以看到我们具有清除状态。 但我们没有确认的 HHH 状态(/PRE 为高电平、/CLR 为高电平、CLK 为高电平、请注意、高电平并不意味着上升沿、而是保持高电平电压)。

    那么、在这种情况下、Q 和/Q 将是什么? SN74LVC1G74是否处于未定状态?

    此致、

    Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    大家好、
    您能在这个问题上提供帮助、非常感谢!

    此致、
    Sulyn
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、

    您是否将其上拉至 VCC? 我仍然认为器件将看到上升沿、但这取决于电路的设置方式。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Dylan、

    是的、您可以假设所有这些引脚都拉至 VCC、它保持高电压。 那么、正如我在上次粘贴中询问的、Q 和/Q 将是什么? SN74LVC1G74是否处于 未定状态?

    此致、

    Sulyn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sulyn、


    是的、由于时钟引脚正在跟踪 Vcc、因此它将不确定。