[参考译文] CD74HC93：CD74HC93问题

Mickey、您好！

首先、我建议不要将电容器放置在标准 CMOS 输入端(如 CP1\和 CP0\)。  这会导致缓慢的边沿、从而导致振荡和错误的输出。  如果需要进行输入信号滤波、则应单独进行滤波、CMOS 输入只应提供清晰/快速的边沿逻辑信号。  如果您在开发滤波器电路方面需要帮助、请告诉我相关要求、我很乐意为您提供帮助。

数据表中列出了最大保证工作频率-在5V 时、您可以在室温下输入30MHz、在-40C 至85C 范围内输入24MHz、在-55C 至125C 范围内输入20MHz。  更高的频率可能起作用、但并未明确保证、这就是数据表将这些频率显示为"最小值"的原因。

当器件首次初始化时、所有输出将为低电平。  当在时钟输入上检测到第一个高电平到低电平转换时、输出将变为高电平、然后将跟随您绘制的波形(假设您的电路配置正确)。  如果您更改绘图上的标签 Q0 ->输入、Q1 -> Q1、Q2 -> Q1和 Q3 -> Q2、则您将获得一组精确的波形。

上面显示的原理图并不能告诉我任何信息-您只标记了信号线、因此我无法知道器件连接了什么、引脚如何连接在一起、甚至是驱动任何负载或接收任何信号。  如果您希望我在改进原理图方面提供帮助、我需要查看每个引脚上发生的情况、包括驱动它们的器件以及驱动它们的器件。

Q1：对于客户的原理图、输入是 CPO 引脚。 是这样吗？

该器件的输入位于 CP0\、但给定的原理图未配置为4位分频器- CP1\必须连接到 Q0、如数据表所示。  

Q2："Q0 ->输入、Q1 -> Q1、Q2 -> Q1和 Q3 -> Q2"是什么意思？ 您会详细解释一下吗？

Q3：您是说输出波形将在输入时钟的下降沿发生变化？

Q4：对于绘图波形，Q1=2*的周期为 Q0的周期。  Q2=2*Q1的周期。  Q3=2*Q2周期。

我想验证 Q0的周期是否是输入 脉冲周期的2 *。

我相信、图像将有助于消除这种情况：

Mickey、您好！

移除 CQ3和 CQ4后、显示的电路将是正确的。

Q3的波形将是 Q2除以2 -与 Q2除以 Q1除以2相同、Q1除以 Q0除以2、Q0除以输入信号除以2。