[参考译文] SN74LVC2G125：引脚标记和逻辑电平

admin

Guru**** 2555100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN74LVC2G125

您好！

需要知道如何识别器件的引脚1。我使用的是 SN74LVC2G125DCUR - VSSOP (8引脚封装)。

我在一侧看到白线标记、而在数据表中、索引区域标记在一个象限上。帮助我识别引脚1。附加布局图以供参考。

我需要在白点附近有引脚1。布局是否正确。

此外、根据数据表、当_OE 为低电平时、即0V、输出应与输入相同。但在我的器件中、我看到它是反向的。为什么会这样？

谢谢、此致

Arjun P Raj

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Arjun：
在上图中、引脚1位于左下角。点位置正确。

您能否向我展示一下输入、OE 和输出引脚(一起)的示波器截图？

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

之前在测试时、我使用的是单个探针、发现输入和 OE 为0V、输出为 Vcc 电压。

这次、我使用了3个探针并尝试同时捕获波形。则输出不是高电平。

此处 CH1_YELLOW =输入2A (pin5)、CH2_RED_2OE (pin7)、CH3_BLUE)=2Y (引脚3)。

但是、当我从输入引脚5中移除探针并使该引脚悬空时、我得到输出高电平10ms、是因为电源频率引起的噪声。

如何消除该不需要的输出？

如果我在输入引脚(引脚2和引脚5)上连接一个下拉电阻器、这个效应是否被消除、并且我能够确保输出端为0V。

谢谢、此致

Arjun

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

将 CMOS 输入悬空会导致许多不必要的行为。

所有输入都应始终保持在有效电平--下拉电阻器是实现此目的的一种方法。

逻辑（参考译文帖）(Read Only)