This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHCT16245:I/O 引脚上的过冲容差问题

Guru**** 2553450 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/690667/sn74ahct16245-question-on-overshoot-tolerance-on-i-o-pins

器件型号:SN74AHCT16245

我们对使用该器件的特定电路存在信号完整性问题。 当器件处于三态时、我们可能对其 I/O 引脚施加正和负过冲。 从数据表中可以看出、 假设未超过限制电流、它可以将 I/O 引脚上的电压钳位到0.5V 电源轨。 在这种情况下、我们是否可以安全地使用该器件? I/O 引脚上是否有真正的二极管或其他一些结构...正在寻找工程洞察力、而不是保证、谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Tom、
    所有 CMOS 逻辑的输入和输出上的内部寄生钳位二极管接地、会释放一些过冲电流、但该寄生钳位没有在高速应用中执行有效二极管端接所需的频率响应。 如果您发现过冲超出器件的绝对最大额定值(-0.5V 至7V)、我建议使用外部高速钳位二极管来保护器件-或信号源上的串联阻尼电阻。