• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 268 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC8T245：在上电或断电期间如何处理/OE 引脚

admin
Guru**** 2394615 points
Other Parts Discussed in Thread: SN74LVC8T245

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/713204/sn74lvc8t245-how-to-handle-oe-pin-during-power-up-or-power-down

器件型号：SN74LVC8T245

您好！

SN74LVC8T245数据表中提到"为了确保加电或断电期间的高阻抗状态、OE 应通过一个上拉电阻器连接至 VCC"。
如果将 DIR 连接到 GND 或 VCCA 并将/OE 连接到 GND、上电或断电期间会出现什么问题？

此致、
加藤

  • 0
    TI__Guru**** 2394615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Kato、

    问题可能是器件在加电期间处于活动状态。 如果在上电期间输入端存在信号、则可能会导致不必要的输出。
  • 0
    TI__Guru**** 2394615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！Dylan - San、

    感谢您的回答。

    我明白了。

    此致、
    加藤