This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TWL1200-Q1:如果 SDIO_CLK_A 为高阻态、SDIO_CLK_B 是否为高阻态?

Guru**** 1156210 points
Other Parts Discussed in Thread: TXS02612, TWL1200-Q1, TWL1200
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/713151/twl1200-q1-is-sdio_clk_b-hi-z-if-sdio_clk_a-is-hi-z

器件型号:TWL1200-Q1
主题中讨论的其它部件:TXS02612TWL1200

我有一个应用、在该应用中、当输入相同时、我需要 SDIO 输出信号全部悬空或弱上拉。 起初、我想将 TXS02612与 SEL 引脚一起使用、但当未选择时、CLK 信号似乎会被拉低。 想知道 TWL1200-Q1是否起作用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Yifan、

    这些器件是特定于应用的器件、因此我通知我们的翻译专家、可以更好地帮助您解决此问题。 谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yifan、

    对于只需要 SDIO 接口的应用而言、TWL1200似乎是一种超性能。

    TWL 具有19位转换功能、是用于音频、SD、UART 接口的应用特定器件。

    您可以考虑使用 sn74avca406l 器件、其中任一电源保持低电平(0V)时、Ioff 局部断电支持输入和 IO 端口上的高阻抗。 它可以通过弱上拉电阻器(50k-100k)上拉以具有默认状态。