• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 265 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 如何知道 CD74HCT7046A PLL 芯片的最小捕捉范围

admin
Guru**** 2575495 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/721774/how-to-know-what-is-the-minimum-capture-range-of-cd74hct7046a-pll-chip

从何处可以找到具有指定频率捕获范围的非线性相位差锁相环或频率锁相环、例如大约0.01 x f0至0.1 x f0、其中 f0是 VCO 中心频率？

  • 0
    TI__Guru**** 2575495 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Daniel、您好！
    我将请我们的 PLL 专家对此做出回应-我认为您没有使用标准逻辑 PLL。
  • 0
    TI__Guru**** 2575495 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Daniel、您好！
    您感兴趣的频率范围是多少？
    此致
    Arvind Sridhar
  • 0
    TI__Guru**** 2575495 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Daniel：

    我不是这个器件的家庭成员、我只使用了电荷泵 PLL 和任何可以自由蜂鸣的人。

    话虽如此、我认为您的答案可能是 Floyd Gardners 有关 PLL 的传统书籍。 即锁定范围等于环路增益。 在本例中、我认为这意味着您采用 VCO 增益乘以相位检测器增益再乘以环路滤波器增益。 从典型性能曲线来看、VCO 增益看起来大约为20MHz/V

    但是、在第21页、您可以更轻松地看到其中提到的 RC 滤波器：
    "如果 t > 2*FC ~(1/PI)*(2*PI*FL/T1)、则获得小捕获范围(2FC)

    此致、
    Dean