大家好、，
我们发现一些 TI SN74HCT273需要 DIN 保持时间(TH)超过600ns、如果在 clk 上升沿之后 DIN 电平在600ns 内切换、我们可以看到开关 DIN 状态被锁存。
数据表仅定义了最小值0ns。 您能否检查 DIN 保持时间的分布？ 在 clk 上升沿之后、我们需要多长时间保持 Din 信号以确保它可以被锁存？
您好！ Dylan、
这里是我们的原理图、有2个 SN74HCT273、每个 SN74HCT273包含8个 D 触发器、总共16个 D 触发器以串行方式连接。 第9个 D-flip 触发器是第2个 SN74HCT273 (U2)的第1个 D-flip 触发器。
在清零信号后、我们在第一个 D-flop (U1 1D)的 Din 上放置一个高电平、预计高电平将在每个时钟信号上升后传输到下一级。 第16个 D-flop 输出(U2 8Q)将在第16个时钟上升沿之后获得高电平信号。 大多数电路都按我们的预期工作。 但某些电路板无法正常工作、第16个 F 触发器输出将在15个时钟上升沿之后保持高电平。 我们发现它是在第8个时钟上升沿捕获的 D-flop 9高电平。
此图来自功能板、CH1是时钟信号、CH2是第9个 D 触发器的 Din、CH3是第9个 D 触发器的输出。 第8个时钟上升沿使第8个 D 触发器输出变为高电平、第9个时钟上升沿使第9个 D 触发器输出变为高电平。 这是预期的。
下一张图表来自缺陷板。 CH1是 clocl 信号、CH2是第9个 D 触发器的 Din、CH3仍然是第9个 D 触发器的输出。 我们发现第8个时钟上升沿使第8个 D-flip 触发器和第9个 D-flip 触发器输出都变为高电平。
我们放大时域、在功能板上、我们得到的图表为"吹气"。 CH2是时钟信号、CH1输入第9个 D-flip 触发器、时钟的上升沿是复位后的第8个上升沿。 在时钟上升沿之后、第8个 D 触发器输出变为高电平700ns。
在缺陷板上、我们得到了该图表。 在第8个时钟上升沿之后、第8个 D 触发器输出变为高电平610ns。 然后、第8个时钟信号上升沿上的第9个 D-flip 触发器捕获高电平。
在第8个时钟上升沿、第9个触发器输入信号的保持时间似乎不够、因此在第8个时钟上升沿由第9个触发器捕获高电平、 预计它将在第8个时钟上升沿捕捉一个低电平信号。
我们需要了解芯片需要多少保持时间来确保没有意外触发。
如果您仍有疑问、请在回答问题前告知我！
谢谢。
您好！Dylan、
1.我假设 U2触发器输出连接到输入、如 U1正确吗？
是的、每个 U2触发器输出都连接到下一个触发器输入、如 U2
2.看起来您的电路板可以正常工作、有些电路板不能正常工作。 您是否已将不工作的设备与工作正常的设备之一交换过？ 这可能是有益的。 如果新设备解决了问题，则可能是设备出现问题。
如果我们交换2个器件、电路将工作、但我们无法预选器件并将其安装在不同的位置。 这 是一个批量故障案例、而不是偶然的案例。 当 U1和 U2来自不同的数据编码时、这种情况发生得更严重；如果我们将一个特定的数据编码分量放置在 U1位置、将另一个特定的数据编码放置在 U2位置、则电路板将无法工作。 再次交换它们、电路板将正常工作。 如果 U1/U2到目前为止来自相同的数据代码、则未看到此故障
我们认为这一问题是由不同的批次组件有不同的“TH”请求引起的，数据表上的“TH”的特定值仅标有最小值，我们不知道“TH”在不同批次之间的分布情况。 我们能不能知道“TH”的典型值和最大值是多少？
