请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题中讨论的其他器件：SN74LVC2G34常见问题解答：逻辑和电压转换 > 输出参数>>电流常见问题解答
尝试确定标准 CMOS 逻辑器件的最大容性负载时会出现一些问题。
第一个是传播延迟。
在特定负载(通常为15、30或50pF)下对任何 CMOS 逻辑器件进行传播延迟测试。 由于输出转换速率降低、增加负载电容将以线性方式增加传播延迟。 这里有一个关于输出转换率的常见问题解答： [常见问题解答]逻辑器件的输出转换率是多少？
与传播延迟变化相关的是输入转换速率到下一级的变化。
通常、逻辑器件的输出将进入 CMOS 器件的输入。 如果 CMOS 器件的输入转换速率太慢、则可能会导致振荡、电流过大并可能损坏器件。 这里对此进行了详细解释： 慢速或浮点 CMOS 输入的影响
输出驱动电流也存在问题。
如果您可以将负载想象成无限大的电容器、则器件将看到输出基本上是短路的、短路电流将永远流动(或直到器件损坏)。
这些逻辑器件专为信号传输而设计、而非电力输送。 一般经验法则是将输出电容保持在70pF 以下、以保持逻辑器件良好运行。
驱动更大电容器的一种解决方案是添加一个串联电阻器、以将输出电流限制为逻辑器件的绝对最大额定值。 Ω、在5V 系统中、您可以通过在输出和要驱动的电容器之间添加一个100 k Ω 串联电阻器来防止输出驱动超过50mA。
同一器件内的通道可以并联以提高输出驱动能力。 例如、SN74LVC2G34可以使两个通道并联、以驱动140pF 的负载、同时具有相对良好的性能。