[参考译文] SN7497：倍频器。

SN7497虽然被称为倍频器、但实际上是一个分频器、因为它将输入频率与 n (=0-63)相乘并将其除以64。 因此输出频率从0到 f*63/64Hz (乘法因子<1)，永远不会更高，甚至不等于输入频率。

对于提高频率、有多种机制可供使用。 最常见(但也是最耗能的)是使用 PLL (锁相环)、它可以通过相对于输入时钟边沿按相位调整输出频率、从而将自创建的高频与基本输入频率同步(简化说明)。  因此、几乎可以实现任何输出频率(或者几乎可以实现输入和输出之间的任何(甚至是非整数)因子)。

第二个、精度较低的方法是在锁频环路中传播。 这是通过对两个频率的节拍数进行分频生成的输出频率与输入频率进行比较的结果。 (例如、n 个输入周期期间输出节拍的计数器)。 两者之间的实际关系与配置的(整数)因子进行比较、输出频率发生器在一个或另一个方向上进行调整(通常采用离散步长)。

特定时间内的平均输出频率是输入频率的积分倍数。

要使输入精确加倍、有两种方法：

首先、从输入时钟生成正弦波。 然后进行纠正。 您将获得整流正弦双路信号、该信号可通过具有施密特触发输入的栅极导入到矩形信号中。 频率是输入的两倍、但共边沿之间会出现相移、占空比(基于施密特触发器输入特性和伪正弦波生成)不会为50%。 这可以手动调整以接近。 并且可以通过将输出信号的上升沿与输入信号的上升沿或下降沿同步来校正相移。

如果已知输入频率、则可以使用输出保持时间为输入频率25%的单路运算放大器、并在输入信号的上升沿和下降沿触发该单路运算器。 因此、输出时钟将与输入信号边沿以及单触发器的输入占空比和确切时间常数上的占空比进行同步。

不过、最简单的方法是使用400kHz 晶体振荡器(或400kHtz 的二进制倍数和分频器)并将其与200kHz 信号同步。 有些允许同步。 或者、您也可以使用参考时钟信号复位由所需400kHz 的倍数时钟信号馈送的分频器。 例如、使用4MHz 晶体振荡器和十进制计数器、使用200kHz 下降沿对其进行复位(边沿触发复位！) 并使用/10输出信号。 最大相移为5%、占空比为45-55%

输出电压电平取决于所用器件的输出特性。 您可以通过诸如为与门供电(CMOS 技术！)对其进行调整 并将信号馈入输入。 (只要输入信号仍然处于 CMOS 芯片允许的范围内并且输出负载不会导致压降)

但是、在大多数情况下、只要电压处于适合后续电路的范围(5V、3.3V 等)内、精确电压就不重要。

您好、Muhammad、

正如 Emrys 所说的、设计电路是您的任务。 无论是学习作业还是工程师作业、如果您要求现成的答案、您都不会学习任何内容、如果您不理解问题、则无法处理可能的问题。

但是、
通过对"频率加倍 IC"的简单谷歌搜索、发现了相当多的解决方案。 第一个是 www.maximintegrated.com/.../3327 、它是一个非常智能的解决方案、与我提议的单触发器方法类似。 反相输入端的电阻器和电容器大致配置输出频率(本示例中为15MHz、因此您需要将 RC 时间常数粗略增加50倍)、同时同相输入端的两个电阻器会调整输出占空比。
请注意、所示电路使用 VHC (超高速 CMOS)栅极和非常快的比较器、但对于您的低频、正常的 HC 栅极和较慢的比较器就足够了。

同样的谷歌搜索也能为替代产品找到大量的电路图片。