• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 586 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCR2245A：电流回流功能问题

admin
Guru**** 2553260 points
Other Parts Discussed in Thread: SN74LVCR2245A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/681831/sn74lvcr2245a-current-backflow-function-issue

器件型号：SN74LVCR2245A
主题中讨论的其他器件： SN74LVCR2245

SN74LVCR2245A 用作电路中的缓冲器、信号定义形式 B 至 A、DIR 引脚和 OE 引脚连接至 GND

电源引脚连接到 VCC3V3_A 电源轨

系统加电、 SN74LVCR2245A 端口 A 侧信号加电优先、  电流回流功能正常、 部分断电 正常。  VCC3V3_A 为0V、   当系统打开 VCC3V3_A 电源轨、 SN74LVCR2245A 端口 A 侧和控制器上电时、端口 B 到端口 A 的信号正常

但是！ 当系统关闭 VCC3V3_A 电源轨、SN74LVCR2245A 端口 B 侧且控制器 电源关闭时、   我 测试 VCC3V3_A 电压大约为 电源引脚中的1V 电压、

那么、部分断电为什么不起作用呢？ 该电流是否从 A 侧回流到 B 侧？

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    PIC 更新如下

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    当器件未通电时、I/O 引脚会由于 Ioff 电路而进入高阻抗状态。 在该状态下存在一些泄漏电流、该电流在数据表中规格为+/- 10uA。 这可能是导致您测量电压的原因、因为连接到 B 侧的引脚由于 SN74LVCR2245A 的 B 输入和控制器的 I/O 的高阻抗状态而保持悬空。
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我忘记了一个细节、即在 B 侧、 如图所示、电路中有一个上拉电阻器

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    有一些批评错误、我需要纠正：

    VCC3V3始终处于通电状态

     

    在 FPGA 打开 MOSFET 之前、VCC3V3_A 为0V

    FPGA 开启 MOSFET、A 侧工作正常、

    当 B 侧 FPGA 关断 MOSFET 时，A 侧电路断电，我在 A 侧电源轨上进行测试：VCC3V3_A，它是1V，

     

    我解决了在 PU 电阻器之前在 SN74LVCR2245：A1和 FPGA 之间使用 OD 缓冲器的问题

    我的问题是，当侧面断电时，特定断电功能为何看起来无效

     

  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我不确定我们是否可以将问题隔离为部分断电问题、但该问题尚未解决。 FET、它是 NMOS 吗？ 您的 FPGA 还由什么供电？ FPGA 实际上是否能够驱动该 MOSFET 的栅极？

    此外、还建议这样做：为了确保加电或断电期间的高阻抗状态、OE 应通过一个上拉电阻器连接至 VCC
    电阻器。
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    FET 是 NMOS、而我的 FPGA 是由 VCC3V3电源尾供电、FPGA 能够驱动 NMOS 的栅极、FET 完全导通
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    漏极连接到 VCC3V3？
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    漏极连接到 VCC3V3！
  • 0
    TI__Guru**** 2553260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、谢谢、这不清楚。 如果您正确地打开和关闭 FET、那么我认为解决此问题的好方法是在 VCC3V3_A 节点上有一个下拉电阻、这样、引脚就不会在开关打开时立即浮动。