This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G74:转换时间/使用 CLR、预输入

Guru**** 1831610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/680215/sn74lvc2g74-transition-times-using-clr-pre-inputs

器件型号:SN74LVC2G74

您好!

在第6.3节-建议运行条件中、您指定当 Vcc=5V 时、"输入转换上升或下降时间"应该为 dt/dv=5nS/V (MAX)。

这意味着缓慢的转换可能会有问题。

该规格指的是哪些输入?
我稍后会询问原因在文档中、您大概在 CLR 输入上使用 RC 电路、将输出设置为加电后的已知值。

(至少这是我打算对该输入执行的操作)。

但这样的电路可能会违反转换时间规格。

请详细说明。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、David、

    很好的收获  那里的 RC 电路肯定会违反 CLR\引脚上的输入边沿速率。 该应用程序今天不会超过我们的工程团队、但在过去的几年中、它似乎已经出现了下滑。

    但事实是、许多工程师多年来一直使用 CLR\初始化电路、而没有遇到任何问题。  慢速边沿的主要问题是、在转换期间、您可能会在该输入端产生振荡和过大的电流。 由于该边沿仅在系统每次通电时发生一次、并且在启动期间多次清除器件并不是真正的问题、因此该配置通常不是问题。  主要的问题是由于加电期间的电流增加、可靠性问题。

    解决此问题的最佳方法是添加施密特触发缓冲器、如本视频所示:

    消除慢速或高噪声输入信号