https://e2e.ti.com/support/logic-group/logic/f/logic-forum/730908/sn74avc8t245-maximum-trace-length
器件型号：SN74AVC8T245您好！
我在 项目中使用的是 SN74AVC8T245DGVR 器件。
实际上、该电平转换器输出连接到接收器部分、其布线长度约为6.7英寸
运行速度将为50Mbps。
您能不能建议该电平转换器的最大布线长度是多少？
这需要任何端接？？
此致、
Ramesh M
您好 Ramesh、
影响布线长度要求的因素有很多。 其中包括(但不限于)：
按照您描述的长度、传输线路效应将开始显现、如果没有许多细节、就很难给出合理的信号完整性期望。
我建议使用仿真器使用 TI 的 IBIS 模型(在此处提供)
和电路板的几何形状作为输入来对波形进行瞬态分析。
我相信这在以下三个软件套件中最常见：HyperLynx、Advanced Design System (ADS)或 Microwave Office。
您好！
感谢您的参与。
实际上、此缓冲器位于主板和子卡(24位并行总线)之间。
我仿真了该缓冲器、但未包含 Hyperlynx9.2的连接器模型、请参阅下面50MHz 时的波形 
我没有得到其峰间值大约为4.9Vp-p 的适当波形 我用一条传输线模拟的相同线路、但我仍然遇到类似的问题、
请参阅以下内容、
选择的型号： AVCB164245_IO_33
您能不能指导我们以良好的信号完整性实现这一点。
此致、
Ramesh M
您好 、Emrys Maier、
我曾尝试过 SN74AXC8T245 IBIS
结果是、
电压 Vp-p 高达4.47V
使用系列分层：
电压 Vp-p 为3.31V。
我有以下问题、
上述部件 IBIS 模型对于我们的缓冲器 IC 验证是正确的？？
2.在我们当前的设计中，我们有60个长度不同的 IO (一些 IO 长度接近20英寸) 是否需要终止所有 IO？？
3.在两个缓冲器之间总是需要任何端接？？
谢谢、
Ramesh M
AVC 器件的 IBIS 模型可能刚刚过时、无法正确反映器件的运行情况。
由于 AXC 是引脚对引脚兼容的、因此我建议无论如何进行升级、因为 AXC 器件在所有类别中都更好。
要回答您的问题：
上述部件 IBIS 模型对于我们的缓冲器 IC 验证是正确的？？
不可以、该 IBIS 模型特定于 AXC 器件、并不能完美地表示 AVC 器件。 如上所述、我建议进行开关操作以确保最佳性能。
2.在我们当前的设计中，我们有60个长度不同的 IO (一些 IO 长度接近20英寸) 是否需要终止所有 IO？？
绝不建议尝试在远端端接逻辑信号 这将导致信号降低50%(请参阅：欧姆定律)、并且不会解决您的任何问题。
消除逻辑布线中反射的最常用方法是使用阻尼电阻器、如本应用报告所述： 
3.在两个缓冲器之间总是需要任何端接？？
否、请参阅#2。
