This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV123A-Q1:加电期间的输出引脚状态

Guru**** 2386620 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/729419/sn74lv123a-q1-output-pin-state-during-power-up

器件型号:SN74LV123A-Q1

团队、

上电期间没有提到 Q 引脚状态。  非 Q100器件的数据表确实提到 Q 值低、Q 值高、所以我假设这是相同的-请确认。

谢谢、

Fabio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Fabio、

    正确、两个器件的情况将是相同的。