This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在设备加电期间,我们注意到 IO 与总线保持状态是随机的,此时 IO 处于高阻抗状态。
我们想知道、通过上拉或下拉电阻将 IO 设置为与电平转换器相同的电压是否可以保证器件上电后 IO 处于已知状态。
例如、如果我们有以下图表:
我们同时放置一个4k75 P3V3和 P1V8上升沿的上拉/下拉电阻。
我们是否可以确保总线保持将始终为以下状态?
*2A6:0V
*2A7: 0V
*2A8: 3V3
*2B6、2B7和2B8:随机(0V 或3V3)
-这是否由设计(具有所描述的总线保持状态的事实)来保证? 如果是、有哪些限制条件来满足这种情况?
上拉/下拉电阻器的值必须小于6.6 kΩ、才能覆盖总线保持(请参阅 IBHLO/IBHHO 规格)。 但是、这样一个强大的电阻器使得总线保持毫无意义、也就是说、当信号不被其他方式驱动时、它将不会保持其原来的值。 这在您的应用中是可以接受的吗? (您实际上需要总线保持吗?)
如果您需要总线保持这些信号、则必须在上电后短时间内在线路上驱动所需的状态、但不能在上电后驱动。 kΩ SN74HCS125等缓冲器(串联电阻小于6.6 μ F)、并将其/OE 连接到/RESET。 (如果您没有复位信号、请使用 TLV809E/TLV840等器件生成该信号、或使用 R/C 电路。)
非常感谢您的回复。 当我们计算该电阻器的值以跳过3.3V 总线保持时、我们得到1.6k Ω(VIL_max/Ibusholdmax=0.8V/500uA = 1.6k Ω)。 为什么是6.6k Ω 的值? 谢谢