This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC595:关于设置时间的信号质量

Guru**** 2361250 points
Other Parts Discussed in Thread: SN74HC595, SN74HCS595
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/933023/sn74hc595-signal-quality-about-setting-up-time

器件型号:SN74HC595
主题中讨论的其他器件: SN74HCS595

你(们)好

如数据表7.6时序要求中的表格所示:此处的最小设置时间为25ns。

根据逻辑、如果稳定信号的提前准备时间大于该时间、通常可以将其输入寄存器(如下图所示、红色信号传输数据 SER、基准信号为 SRCLK、黑色标记为 Tsu、 25ns

但是、如果实际信号不是理想的波形、即校准时间的数据(在上图中用红色箭头标记)不是稳定的电平、是否会出现随机输入电平?

以下是调试信号波形(蓝色是时钟、绿色是数据、x1-x2是25ns、X2是时钟的50%)。 芯片中的数据输入是什么? 是点的50%或其他时间点的输入电平(电平不稳定)