This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC573A:在短时间内、在下电上电期间输出变为高电平。

Guru**** 2392905 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1198953/sn74hc573a-outputs-going-high-during-power-cycle-for-short-duration

器件型号:SN74HC573A

您好!

目前、我们遇到了74HC573芯片的问题、在下电上电期间、输出线路变为高电平~4.2伏。 硬件没有变化、电路在现场工作超过6年。 这是最近 PCBA 批次中提出的问题。  

下面是电路 SNAP 和有关电路的详细信息。

这是应用电路、输入信号来自 CPU、默认情况下被拉高至5V。 这里的问题是、在工作板中、前信号 FRD_BZR 的输出信号将保持低电平、直到有来自 CPU 的一些数据。 但在不工作的电路板中、该信号在电源循环期间的短时间内变为高电平~4.2秒、在4.2秒后、电路根据应用正常工作。 这是报告的质量问题。

您能不能帮助解决这个问题。 我已经探测了工作电路板和不工作电路板的输入引脚7/OUTPUT 引脚14和锁存使能信号。 除了输出信号引脚外、两个电路板的输入和锁存使能都是相同的。14在不工作的电路板中会在短时间内变为高电平。

未连接问题板的波形。

问题板的波形、是输出信号(绿色)在短时间内变为高电平。

工作板的波形、在这种情况下、在下电上电期间输出(绿色)为低电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    上电状态可能为低电平或高电平。 请参阅 [常见问题解答]锁存器件的默认输出是什么? (触发器、锁存器、寄存器)

    如果希望锁存器具有已知状态、请从 CPU 初始化 IF。 如果您要禁用输出、请将/OE 拉至高电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在本例中、/OE 永久接地、因此输出始终处于启用状态、仅锁存使能由 CPU 控制。 此外、上电状态为低电平或高电平意味着什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅链接的常见问题解答。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在该常见问题解答中、有一个问题提到"由于制造和系统负载方面的缺陷、锁存器每次都可能以相同的方式启动、即使在多次测试时也是如此。 需要注意的是、这不能保证输出总是为该值"  

    这是否也是我现在面临的问题的可能原因?

    除了控制/OE (在我的设计中一直处于低电平)之外、是否还有任何其他选项可避免此问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、常见问题解答描述了您的问题。

    您必须更改 CPU 固件以立即初始化锁存器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、感谢您的评论。 我将与软件团队联系、并再次询问任何进一步的问题。