This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LXC8T245-Q1:SN74LXC8T245-Q1

Guru**** 609175 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1206882/sn74lxc8t245-q1-sn74lxc8t245-q1

器件型号:SN74LXC8T245-Q1

大家好、

        在相应的 IC 中、是否有用于 I/O 引脚的上拉电阻器以防止保持悬空的要求?   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    可以。 I/O 具有集成的动态下拉电阻器、但它们只在短时间内有效;请参阅数据表的第8.3.1.1节。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     我已在数据表中读出这些内容、因此我的疑问是、如果我没有放置上拉电阻器、它是否会在浮动级期间导致高电流

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是;当动态下拉电阻未激活时、输入可能悬空。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     数据表页号:5...中提到了以下声明  该器件的所有控制输入和数据 I/O 都具有弱下拉电阻、因此当在外部未定义时、线路不会悬空
    器件。 这些弱下拉电阻的输入漏电流由
    电气特性下指定的 II 规范定义

    这意味着什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    第8.3.1.1节和第8.3.1.2节对此作了更详细的说明。