This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G11:Verilog 模型

Guru**** 2382260 points
Other Parts Discussed in Thread: SN74LVC1G11
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1231428/sn74lvc1g11-verilog-model

器件型号:SN74LVC1G11

大家好、

您能否为 SN74LVC1G11提供 Verilog 模型?

提前感谢您!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们通常不会创建或提供 Verilog 模型、但我希望以下代码能够正常使用:

    module AND3(input a, input b, input c, output reg y);
        always @(a, b, c)
        y = a & b & c;
    endmodule