This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G123:Cext/Rext 的基准电平容差?

Guru**** 2503435 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1234265/sn74lvc1g123-reference-levels-tolerance-of-cext-rext

器件型号:SN74LVC1G123

大家好!

我需要知道触发输出高电平或低电平的 Cext/Rext 引脚的基准电平容差。

我想制作一个精确的脉冲(500ns +/- 20ns 容差)、并且我需要知道这些基准电平的精确度。

这张图片不来自数据表、但用来说明我讨论的基准电平(Vref L、Vref H)

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    没有保证。 (假定电容容差如此之大、以至于试图实现精度毫无意义。)

    如果您想要精确、请使用基于具有已知容差的振荡器的计数器(如今的微控制器)。