请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1238073/sn74lxc1t45-q1-data-pin-pull-down
器件型号：SN74LXC1T45-Q1主题中讨论的其他器件：AVCLVCDIRCNTRL-EVM、
您好！
在我的当前设计中、我将一个3.3V 电源连接到 VCCA、并将一个分压器网络连接到一个大约为3.3V 的电源。 运行期间、引脚 A 上的下拉电阻是多少？
在数据表中、我看到第8.3.1节中、最坏情况下的电阻是使用最大输入电压和最大输入漏电流计算得出的、因此从这里我计算得出的电阻应该是3.25M Ω。 但我还在第8.3.1.1节中看到、I/O 引脚在禁用期间具有一个100k 的下拉电阻。 引脚 A 在运行期间是否仍具有此100k PD、还是更改为3.25M Ω？ 计算分压器的电阻值时、是否需要考虑此内部下拉电阻？
此外、SN74LXC1T45-Q1是否可以与 AVCLVCDIRCNTRL-EVM 板配合使用？
此致！
卢卡斯
