This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0102:下降时间规格

Guru**** 2382890 points
Other Parts Discussed in Thread: TXS0102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1262099/txs0102-fall-time-spec

器件型号:TXS0102

您好、

客户使用了 TXS0102、对下降时间测量有一些疑问、但到目前为止没有任何问题。  

他们将其用于 i2c 1.8V <>3.3V。 DS 中有一项规格规定、端口下降时间为4.3 ~ 6.4ns。  

以下是它们的测量结果:

如果对结果有任何疑虑、我可以向您澄清一下吗?  ×在 i2c 标准快速模式下、下降时间也可为20 μ s (VDD / 5.5V)~300ns。

谢谢。

阿兰

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Allan、

    测试时器件的负载情况是怎样的? 请注意、d/s 中的规格是使用如下所示的测试设置得出的:  

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Allan

    我正在  CPU 和四个 I2C 器件(不同的传感器、LED 驱动器、TPM)之间使用 TXS0102。  

    我仅使用命令来控制一个器件以获取波形

    我想知道我们的 14.97ns 结果超出规格(4.3 ~ 6.4ns)的可能影响是什么。

    谢谢。

    吉米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Jimmy:

    根据给定的信息、很难明确判断对系统的任何影响。  如果可见下降时间(tf)对器件和周围 I/O 没有任何不利影响、则可以保持原样。 否则、请随意分享原理图/波形以查看我们是否可以进行调试。  

    此致、

    插孔