This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV595A:SN74LV595APWR SER 时序问题

Guru**** 2386610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1286614/sn74lv595a-sn74lv595apwr-ser-timing-problem

器件型号:SN74LV595A

背景如下:

以三个为一组的方式使用 SN74LV595APWR 芯片并将其级联使用、如下所示。

根据芯片手册的时序要求、SER 在上升沿进行采样、但从第二个芯片开始、前一个 SN74LV595APWR 的 QH'是下一个芯片的 SER。 该时间是不同的。

测得的波形与芯片手册里的时序图一致。 我想问一下、 这种情况下是否存在风险?

如果是正常的、从第二个芯片开始、 是否可以根据时钟的下降沿调整 SER 建立和保持时间? 同时按下上升沿卡值失败。 连接的是测得的波形。

从 CPLD 到前595的相关波形:

从 第一个595 到第二个595的相关波形:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    595被设计为这样进行级联。 这将起作用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ladisch:

    感谢您的答复。

    不过,我还有一个问题:

    如果以这种方式使用没有问题、那么从第二个芯片 SER tsu、th 将基于时钟的上升沿发生故障。 应如何处理这一点? 这里没有要求吗? 或者从第二个芯片开始、是否可以根据时钟的下降沿获取该值?

     C

    谢谢、此致、

    马特.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    无论时序要求如何、与 QH'和 SER 引脚级联将始终有效。