[参考译文] TXB0108：TXB0108NMER

感谢您的回复、

CLR 从 TXB010B 拉至 GND、而 CLR 上没有信号。

但是当 VCCA 从0到3.3V 时、输出清除将变为高电平、所以我将 CLR 设置为47k Ω、但看起来不起作用、

 我尝试将47k Ω 更改为1k Ω、在 OE 引脚上添加0.1uF 电容器以分离 VCCA 和 OE 时序。

它可以正常工作、我将使用其他 PCB

谢谢

感谢您的回复。

因为当我在输出端执行测试时、

I 以5V 连接电平转换器的输出引脚、 并且在输出引脚上悬空、  

输出引脚可能在测试后保持5V  电压、而输入变为高电平、输出引脚保持高电平、  

我认为输出端有一些尖峰、这种情况会使输出引脚具有一些错误状态

但是、如果我在输出端导线突然接至0V、输入和输出会变为0V、

因此、 我将拉低电阻器更改为1千欧、CLR/CLEAR 将始终保持低电平、  

CLR 在电路 工作时不使用、因此我将输入拉低电阻更改为1千欧、  

合适吗？

使用1 kΩ 时、TXB 将无法将引脚驱动为高电平。 我不知道您的电路是否需要此操作。

嘿、Stone、

TXB 的内部架构始终主动驱动输出、同时还将信号驱动回输入侧：

按照 Clemen 响应到、  如需更多信息、请参阅上拉和下拉电阻器对 TXS 和 TXB 器件的影响。

此致、

插孔  

感谢 Clemens、Jack

我们使用 CLR 引脚作为系统控制数字信号作为原始信号、

但是、我们通过在 CLR 和系统之间移除电阻器来中断路由、最后、  

TXB 不再驱动引脚为高电平、  

为了使用此 PCB 版本、我们仅使用1k 欧姆的下拉电阻器，

它不是智能方法、但我们现在可以使用该 PCB 版本、  

这就是为什么我们仅使用该方法来纠正此 PCB 版本的此故障状态、  

如果有新版本的 PHY、我们将在下一次

嘿、Stone、

如果您遇到任何其他问题、请告诉我们。 我现在将关闭该主题。

此致、

插孔