This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH244A:如何避免外部下拉电阻

Guru**** 2387080 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1292341/sn74lvch244a-how-to-avoid-external-pull-down-resistors

器件型号:SN74LVCH244A

团队、

我的客户在设计中使用 LVC244。 它们没有下拉电阻器、并且希望避免重新设计。
我们的想法是使用 LVC h 具有总线保持功能的244。 但是、对设计进行测试后发现、大约50%的输出为5V。

我想总线保持功能并不能消除应用手册 https://www.ti.com/lit/an/scla015b/scla015b.pdf 第14页中所述的下拉电阻的需要。 ("当电源电压被打开时、保持电路固有的生成趋势为一个低电平。")
您能想到另一种方法来避免添加下拉电阻器吗?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Franziskus:

    这是客户在启动时看到的问题吗? 如果是、它们需要 在启动后立即将总线驱动到所需的初始状态。 总线保持电路被设计成将输出驱动至之前已知的状态。 如果事先没有状态、 在启动时直接驱动为高电平还是低电平的可能性为50/50。

    此致!

    马尔科姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Malcolm,这已经帮助了!