This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC4T245:上电后运行异常

Guru**** 2384940 points
Other Parts Discussed in Thread: SN74AVC4T245
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1300345/sn74avc4t245-abnormal-operation-after-power-up

器件型号:SN74AVC4T245
主题中讨论的其他器件: AFE8190

大家好、Logic 团队、

我是在韩国的三星 NW FAE 的泰民。

我的客户将 SN74AVC4T245设计为 USB (3.3V)和 AFE (1.8V)之间的电平转换器。

我删除了 SPIA 路径上的上拉路径、并删除了一些0欧姆用于调试、并获得了正常的 SPI 运行。

然而,只有一个电路板工作正常,其他电路板(3-4ea 电路板)运行异常。 SDO 通常没有信号、而其他 clk、en、SDIO 有时正常、有时不正常。

因此、您能否 查看随附的客户原理图和建议?

谢谢。

Taemin.

e2e.ti.com/.../AFE8190_5F00_Schematic_5F00_2310108.pdf 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    电平转换器原理图看起来正常。

    "没有信号"是什么意思? 低电平、高电平还是悬空?

    您能否显示输入和输出引脚的示波器布线?

    请检查电源、DIR 和/OE 引脚是否焊接正确且具有正确电压。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ladisch:

    我附上了每个 SPI 引脚的屏幕截图。 只有 SDIO 引脚没有响应、其他引脚看起来正常。

    SDIO 是左侧 pic 末端的绿色线。 电源序列为3.3V 向上和1.8V。

    电源、DIR 和/OE 引脚正确连接。 并且只有一个板可以正常工作。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Taemin:

    只有 SDIO 引脚没有响应,其他引脚看起来正常

    它之前提到"SDO 总是没有信号,而其他 clk,en,SDIO 有时是正常的,有时是不正常的"。  您能帮助进一步澄清问题是什么吗?  

    通过"SDIO 是左侧 pic 末端的绿线"、您是说最左侧 pic 观察到的高电平是 问题吗? 即、您期望低电平、但观察到高电平?

    如果您是指器件在完全通电之前观察到异常电平、请参阅数据表的第10节、以帮助再次确认在遵循电源建议时观察结果不会持续。

    如果需要更详细的说明、 还请帮助分享 AVC 器件的相关输入和输出的波形、谢谢

    此致、

    迈克尔.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Ikwubyum,

    很抱歉造成混淆。 这是校正。 当我尝试获取信号时、SDO 信号无响应。 否则其他信号看起来正常。

    就工作板而言,它在第一次尝试时也不起作用。 因此、客户尝试移除0欧姆电阻并短接该路径。 然后、它们可以将 SDO 信号从 AFE、AVC 发送到 USB。 我将检查来自客户的更多波形屏幕截图并给您回复。

    谢谢。

    Taemin.   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Taemin:

    如果我按照正确的方法操作、下面突出显示的引脚就是问题所在、即观察到低电平而不是高电平。 如果可以、请帮助提供 标为 红色的突出显示输入的波形。

    如果 消除0 Ω 的问题、则问题可能与负载相关。

    因此、还请帮助说明总负载电容(包括来自布线长度的电容寄生)、谢谢。

    此致、

    迈克尔.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Ikwubyum,

    这是 SDO 1.8V 引脚 pic。 可以看到绿线。

    AVC 是否可能使电压保持在低电平? 或者 AVC 是否只是更改输入波形?

    谢谢。

    Taemin.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Taemin:

    输出跟随输入。 因此、如果输入为低电平、输出 也很可能为低电平。  

    • 是否启用了下拉电阻? 即 FPGA 内部下拉电阻。
    • 确认该器件实际上已启用并正确配置、即引脚1A2和1B2上是否也出现这种情况、因为它们共用相同的 ENABLE 和 Dir 引脚?
      • DIR 和 OE 波形是否显示为低电平?
    • 您是否还能确认相关器件未损坏? 谢谢。

    此致、

    迈克尔.