请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN74AUP1T32 如果输入 A 或 B 的引脚1和2分别保持开路、则该输入可被视为该输入端的逻辑0。 换句话说、如果输入在0V 时为低电平、而 B 保持开路、我能否确保输出将变为逻辑低电平(0V)?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如果输入 A 或 B 的引脚1和2分别保持开路、则该输入可被视为该输入端的逻辑0。 换句话说、如果输入在0V 时为低电平、而 B 保持开路、我能否确保输出将变为逻辑低电平(0V)?
否。 悬空输入可能读作低电平、高电平或振荡。 这会增加功耗、并可能损坏器件。 请参阅 [FAQ]慢速或浮点输入如何影响 CMOS 器件?