This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4015B:未获得给定时钟和数据输入的预期输出

Guru**** 666710 points
Other Parts Discussed in Thread: CD4015B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1316096/cd4015b-not-getting-the-expected-outputs-for-the-given-clock-and-data-inputs

器件型号:CD4015B

大家好!

我在 设计中使用的是 CD4015B 移位寄存器、如附件的图像所示。 引脚9连接到1MHz 时钟。  对于数据输入、我们将提供 Q4的反相信号。  

我们期望在每个输出 Q1、Q2、Q3和 Q4中产生250kHz 脉冲。 但我们不会看到预期的输出信号。

所有输出均为1V 直流。

我还在数据输入引脚上连接了4.7K 上拉电阻并进行了尝试(认为在初始点、输入将悬空、因此我没有获得输出)。 但输出仍然相同。

如果设计中有任何问题、任何人可以查看我的设计并为我提供帮助、或者为我提供一切建议以纠正此问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CMOS 器件的所有未使用输入必须具有有效逻辑电平、即 VCC 或 GND。

    输出端是否有负载? 它们应该为0V、除非存在上拉电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.是未使用的输入按下图所示进行连接。

    2.是的。 每个输出被连接至引脚编号。 四种不同 IC 中的16种、即 UCC28950PW。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    输出应驱动为高电平或低电平。 我无法解释为什么会有1V。您具体如何测量?

    请检查电源引脚电压是否正确。 尝试其它芯片。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    器件是否希望在数据输入引脚上拉至 VCC? (无论如何、我们也进行了尝试、尽管设计中没有上拉电阻、但我们将4.7k 上拉电阻连接到 Vcc 并检查了输出)

    我将使用直接指向输出引脚并相对于 AGND 的示波器探头进行测量。

    我们还验证了电源引脚处的电压为5V。 此外、CLK 引脚上的时钟为1MHz。

    不知道我还能做什么。 可能我必须像您说的那样尝试另一个芯片。

    此致、

    桑托什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Santhosh:

    我会尝试另一个芯片来看看您是否复制了结果、或者目前正在使用的芯片是否刚损坏。

    此致!

    马尔科姆