请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1331995/sn74lvc541a-q1-unused-pins
器件型号:SN74LVC541A-Q1大家好、
请帮助确认、考虑到 SN74LVC541A-Q1使用三态 CMOS 输出、未使用的输出引脚是否应保持悬空?
此致、
海亮
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1331995/sn74lvc541a-q1-unused-pins
器件型号:SN74LVC541A-Q1大家好、
请帮助确认、考虑到 SN74LVC541A-Q1使用三态 CMOS 输出、未使用的输出引脚是否应保持悬空?
此致、
海亮
您好、Hailiang:
是的、未使用的 CMOS 输出应保持悬空。 有关端接 CMOS I/O 引脚的更多提示、请参阅此常见问题解答: [FAQ]如何端接逻辑器件的任何未使用通道?
此致!
伊恩