• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 36 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4093B-MIL：CD4093B-MIL

admin
Guru**** 1117900 points
Other Parts Discussed in Thread: CD4093B, TLV803E
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1337638/cd4093b-mil-cd4093b-mil

器件型号：CD4093B-MIL
主题中讨论的其他器件：CD4093B、 TLV803E

我已经使用两个采用 CD4093B 封装的与非门配置了一个 RS Filp-flop。  施加电源后、两个输入都通过100k 电阻器偏置到 Vcc (11.4V)。  使用示波器、两个输入似乎是同时出现的、并且输出设置为高电平。  然而,我需要确保情况总是如此,我不是吗?  如何确定将两个输出中的哪一个设置为高电平？  我认为、如果我延迟输出的栅极输入、我希望在初始阶段变为高电平、那么每次都能确保正确的启动。  我是对吗？  也许我不需要采取任何行动(这是可疑的)？  提前感谢您。

  • 0
    TI__Guru**** 1117900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    作者：William、

    您能否简要描述一下您的目标时间安排？ 也许还有一个原理图？ 我不能马上明白这里的目标/问题是什么。

    "两个输入"是指与非门的输入吗？ 我假设您指的是每个栅极有一个输入(否则输出将不是高电平)？ 当您说"我如何确定两个输出中的哪一个将设为高电平"时、我也会对您的意思感到困惑。 对我来说、答案是变为高电平的输出对应于您选择使用的通道和输入集、此处不需要任何额外的工作、但我感觉我只是对您所问的内容存在误解。

    此致！

    马尔科姆

  • 0
    TI__Guru**** 1117900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是不能保证的。 使基于 NAND 的锁存器进入已知状态的唯一方法是将一个输入拉低。 使用复位信号；如果需要、使用 R-C 电路或 TLV803E 等电压监控器生成该信号。