https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1337638/cd4093b-mil-cd4093b-mil
器件型号:CD4093B-MIL主题中讨论的其他器件:CD4093B、 TLV803E
我已经使用两个采用 CD4093B 封装的与非门配置了一个 RS Filp-flop。 施加电源后、两个输入都通过100k 电阻器偏置到 Vcc (11.4V)。 使用示波器、两个输入似乎是同时出现的、并且输出设置为高电平。 然而,我需要确保情况总是如此,我不是吗? 如何确定将两个输出中的哪一个设置为高电平? 我认为、如果我延迟输出的栅极输入、我希望在初始阶段变为高电平、那么每次都能确保正确的启动。 我是对吗? 也许我不需要采取任何行动(这是可疑的)? 提前感谢您。