• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 137 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G74：上电期间 CLR 引脚上的慢速输入上升时间

admin
Guru**** 1639490 points
Other Parts Discussed in Thread: SN74LVC2G17, SN74AUP1G74, SN74LVC1G17
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1339974/sn74aup1g74-slow-input-rise-time-at-clr-pin-during-power-on

器件型号：SN74AUP1G74
主题中讨论的其他器件： SN74LVC1G17、SN74LVC2G17

大家好！

我们在应用中使用 SN74AUP1G74作为锁存器、对于此类应用、我们希望确保 IC 在上电后 Q#为高电平。 出现故障时、我们使用时钟上升沿将 Q#拉至低电平、从而关闭系统。

我们已经在 CLR#引脚(2.2K、1uF)上实施了一个 RC 延迟电路、以确保输出 Q#处于逻辑高电平已知初始状态。

因此、只有在初始上电期间、CLR#引脚才具有大于200nsec/V 的输入转换上升速率、之后它才保持高电平。 根据应用手册(https://www.ti.com/lit/ab/scea046a/scea046a.pdf?ts = 1710996273842&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FSN74AUP1G79)中的图2、在这段时间内似乎有额外的电流消耗。 但是、由于此情况仅发生一次、因此我们不会看到任何热问题。 我们确保 D 和 CLK 引脚上没有任何缓慢上升输入。 请告知我们、这是否可行、或者您发现有任何问题吗？

谢谢

C. 普拉德普

  • 0
    TI__Guru**** 1639490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pradeep、您好！

    此器件没有施密特触发输入。 该器件的最大转换速率在数据表的"建议操作"部分中指定。

    您似乎违反了该规范。 在数据表条件之外运行时、TI 不保证能够正常运行。

    在启动期间具有如此长的转换时间可能会导致器件损坏。

    此致、

    欧文

  • 0
    TI__Guru**** 1639490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Owen：

    谢谢你的答复。 我们能否继续操作、在馈送到 CLR 输入之前、使用施密特触发缓冲器 SN74LVC1G17/SN74LVC2G17器件将慢速上升信号转换为快速上升信号。 您是否发现使用  SN74LVC1G17/SN74LVC2G17时存在任何问题？

  • 0
    TI__Guru**** 1639490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pradeep、您好！

    是的、这是一个好主意。

    此致、

    欧文

  • 0
    TI__Guru**** 1639490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Owen 确认 SN74LVC1G17/SN74LVC2G17具有真正的施密特输入。 我们将继续在我们的设计中使用这个额外的 IC。 TI 是否具有具有清零、复位和纯施密特触发输入的 D 触发器？