This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G74-Q1:根据时钟信号输入、作为 D 触发器和 S/R 锁存器运行

Guru**** 1135610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1351137/sn74lvc2g74-q1-operation-as-both-d-flip-flop-and-s-r-latch-depending-on-clock-signal-input

您好!  

我尝试在一组按钮控制芯片输出状态的应用中使用此 D 触发器。 我不需要时钟信号、只需要将输出状态保持到下一个事件状态即可。  

不过、数据表没有明确说明是否需要时钟信号。 根据定义、触发器需要时钟、否则器件就是锁存器。  

是否有人会说明是否可以同时使用此设备? 即、作为锁存器和触发器? 我一直假设真值表涵盖两种用例、因为有几行时钟输入无关紧要(它们用 X 标记为"无关")。  

谢谢。  

马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    它是一个触发器。 您可以配置 SET 和 RESET 引脚、使其还可用作低电平有效 SR 锁存器。

    此致!

    马尔科姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这正是我所期望的、但我想在这里确信。  感谢您的快速回复!