This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G07:SET 和应用问题

Guru**** 1257150 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1354564/sn74lvc1g07-set-and-application-questions

器件型号:SN74LVC1G07

利用 SN74LV1G74、该膜、输入为100M CLK、原始参考项目用于输出50M 差动时钟、但现在有2个问题

首先、我知道输出差分模式应该是 Q 到 CLK_P、nQ 到 CLK_N

其次、我看到这部影片还具有单端连接、如果 SN74LV1G74使用单端输出、那么输出 CLK 频率是多少? 我当前的需求是输出单端50MHz CLK、但我看不到任何配置

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于差分时钟、您是正确的。 /Q 是"正"时钟、Q 是"负"时钟。

    对于单端输出、影响是相同的。 输出频率仍应为50m。  

    如果我误解了该问题、请告知我。

    此致!

    马尔科姆