请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN54SC6T17-SEP 您好!
如果我 在 SN54SC6T17-SEP 的输入仍在从 FPGA 等驱动的情况下禁用 VCC、是否会产生任何不利影响? 如果我只是将 VCC 保持开路、而不是将 VCC 接地、这是否有差异?
谢谢。
Rob
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
如果我 在 SN54SC6T17-SEP 的输入仍在从 FPGA 等驱动的情况下禁用 VCC、是否会产生任何不利影响? 如果我只是将 VCC 保持开路、而不是将 VCC 接地、这是否有差异?
谢谢。
Rob
这是允许的;请参阅 [FAQ]逻辑器件的输入电压(Vi)是否可以高于电源电压(Vcc)?
您好、Clemens:
感谢您向我提供该常见问题解答、现在我有了更完整的图片:
谢谢。
Rob
[1][FAQ]逻辑器件的输入电压(Vi)是否可以高于电源电压(Vcc)?
e2e.ti.com/.../faq-can-the-input-voltage-vi-to-my-logic-device-be-higher-than-the-supply-voltage-vcc
[2]以 GTLP 为重点的带电插入应用中的逻辑
www.ti.com/.../scea026.pdf